Xilinx SDK 에서 Baremetal로 실험할 때,
Icache / Dcache를 disable 할 수 있다.
hello world 프로젝트를 생성하면, 기본적으로 platform 헤더를 include 하면서, init_platform() 으로 시작 / cleanup_platform() 으로 끝을 내는 함수를 준다.
여기서 init_platform() 함수에서 Icache, Dcache 모두를 enable 시키는 데, 이를 지움으로써, Cache를 disable 시킬 수 있다.
다만, Cache를 disable 한다는 것은 Cache에 write를 하지 않는 다는 것을 의미해, 기존에 cache 에 있던 data는 cache로 부터 읽어짐을 기억하자!
'Programming > Verilog' 카테고리의 다른 글
| AXI Register Slice (0) | 2020.02.12 |
|---|---|
| Verilog Generate (2) | 2018.07.05 |
| Xilinx bootgen (0) | 2017.06.21 |
| Xilinx Vivado IP import (0) | 2017.05.31 |
| Xilinx Vivado Project가 안 열릴때 (0) | 2017.05.30 |