Xilinx Vivado 에서 3rd party 혹은 customized IP 를 Import 하고자 하는 경우
Tools - Project Settings
Add IP Repositories in IP tab
'Programming > Verilog' 카테고리의 다른 글
| AXI Register Slice (0) | 2020.02.12 |
|---|---|
| Verilog Generate (2) | 2018.07.05 |
| Xilinx bootgen (0) | 2017.06.21 |
| Xilinx SDK disable cache (0) | 2017.06.12 |
| Xilinx Vivado Project가 안 열릴때 (0) | 2017.05.30 |